
Concertina: Squeezing in Cache Content to Operate at Near-Threshold Voltage
Alexandra Ferreron, Departmento de Informática e IngenierÃa de Sistemas and the Instituto de Investigación en IngenierÃa de Aragón (I3A), Universidad de Zaragoza, Spain Dario Suarez-Gracia, Qualcomm Research Silicon Valley, Santa Clara, CA
Jesus Alastruey-Benede, Departmento de Informática e IngenierÃa de Sistemas and the Instituto de Investigación en IngenierÃa de Aragón (I3A), Universidad de Zaragoza, Spain
Teresa Monreal-Arnal, Departamento de Arquitectura de Computadores, Universitat Politècnica de Catalunya, Spain
Pablo Ibanez, Departmento de Informática e IngenierÃa de Sistemas and the Instituto de Investigación en IngenierÃa de Aragón (I3A), Universidad de Zaragoza, Spain
A novel last-level cache (LLC) reliably operates at low voltages with conventional SRAM cells, compressing cache blocks to enable full use of the LLC capacity.